こんにちは、ドルフィンシステムの笹生です。
今回は 「USRP-2954 のベースの処理遅延時間を計測 その2」です。
前回の「USRP-2954 のベースの処理遅延時間を計測」の続きとして、処理遅延時間として大きいと予想される「リサンプル回路」を抜いて計測してみました。
「リサンプル回路」は受信で 200Msps で入ってくる信号を所望の IQ レートにリサンプリングする回路（送信はその逆）です。それを抜いた為 FPGA を通過する IQデータは200Msps 固定になりますがよりアナログ部分だけに近い処理遅延を計測できたと思います。
今回はより精度の高い遅延測定ツールを使って USRP-2954 での処理遅延時間を計測してみたいと思います。（使用したツールにつきましてはお見せすることができません。すみません。）
USRP-2954 の処理遅延を計測してみる
前回はUSRP-2954 の処理遅延を計測するにあたって以下のような系で計測しました。ケーブル長はそれぞれ 1m です。ケーブル自体の経路差は数ns だと思います。
今回はよりシンプルです。
一度、使用するケーブルだけでループバックさせケーブル長分の遅延時間をキャリブレーションします。
その後、ケーブルを USRP-2954 の Rx と Tx にそれぞれ接続して計測します。
USRP-2954 のプログラムは LabVIEW 2022 Q3 の IDL サンプルプロジェクトを用いて、FPGA 内部で受信から送信へデータをそのまま渡す構造に更新してありましたが、リサンプル回路、 FIFO を通していました。
今回はリサンプル回路も外してしまうので、200Mの固定レートで動作します。
そのため FIFO は必要なく、受信側から送信側へほぼ直結のような状態になります。（少し省略していますがほぼ以下のような回路に相当します）
今回使用した精度の高い遅延計測ツールは ns 単位未満の遅延も計測できます。
結果として 726ns 程度の遅延量であることが分かりました。
（多少 FPGA 内部でフリップフロップを通しているので、アナログ部分はもっと遅延量は少ないはずです）
まとめ
今回は USRP-2954 (IDLプロジェクト） での処理遅延について計測をしてみました。弊社の簡易的なツールなので、0.1us 程度の分解能ですがオーダー的には遅延量を計測できました。前回 リサンプル回路 + FIFO でのスルーで、200MHz で 2.1us でしたが、726ns まで短くなりました。
半分とすると 360ns 程度でしょうか。
USRP-2954 で開発される場合にはこの程度の遅延が最初からあるという前提で検討されると良いかと思います。
0 件のコメント :
コメントを投稿