USRP が壊れてしまう限界の入力レベル (絶対最大定格) はどのくらい？

FAQ SDR USRP

こんにちは、ドルフィンシステムの笹生です。 今回のタイトル、実は以前似たような記事「 USRPの 最大入力レベルは？ 」を書きました。 この時は、USRP のフロントパネルの表示とデータシートでの表示が違っていて、かつ、IQデータとしてサチらない範囲での最大入力という意味合いが強...

NI 5791 を複数使用して MIMO 化する際のPXI シャーシのトリガの扱いにご注意

FPGA LabVIEW MIMO PXIトリガ SDR

こんにちは、ドルフィンシステムの笹生です。 本日は、「NI 5791 を複数使用して MIMO 化する際のPXI シャーシのトリガの扱いにご注意」ということで、またしても PXI シャーシのトリガの扱いについてです。 またしてもというのは、実は似たような記事として以下の記事を書い...

USRP-RIO の FPGA に回路を追加したい -インターフェース・タイミングについて- (3)

FPGA LabVIEW USRP 効率化

こんにちはドルフィンシステムの笹生です。 さて 前回 の続きで今回は USRP の FPGA にバーストタイプの回路を追加したい場合の条件や設計のポイントについてみてみたいと思います。 バーストタイプの回路について イメージとしては以下のようなデータ入力が必要な回路です。 ここで...

USRP-RIO の FPGA に回路を追加したい -インターフェース・タイミングについて- (2)

FPGA LabVIEW SDR USRP 効率化

こんにちはドルフィンシステムの笹生です。 さて 前回 の続きで今回は USRP-RIO の FPGA に 完全にストリームタイプの回路 を追加したい場合の条件と追加処理についてみてみたいと思います。 完全にストリームタイプの回路について ここで完全ストリームタイプの回路というのは...

USRP-RIO の FPGA に回路を追加したい -インターフェース・タイミングについて- (1)

こんにちは、ドルフィンシステムの笹生です。 USRP-RIO シリーズ (NI USRP-294x, 295x 等) を使って信号処理をする場合､ USRPに搭載しているFPGA上にプログラムをして信号処理を する場合があります｡ FPGAでリアルタイムの信号処理をする場合などで...

NI 5791 を複数使用して MIMO 化する際の LO の扱いにご注意

FPGA LabVIEW LO共有 MIMO SDR 効率化

こんにちは、ドルフィンシステムの笹生です。 今日は「NI 5791 を複数使用して MIMO 化する際の LO の扱いにご注意」という内容なのですが、私自身腑に落ちていないところもあるので、もし違うようでしたらご指摘いただければと思います。 NI 5791 とは？ 過去のブログで...

USRPと信号処理 FPGA の処理クロックを同期させる

FPGA LabVIEW SDR USRP 効率化

こんにちは、ドルフィンシステムの笹生です。 前回 はLabVIEW FPGA で任意の処理クロック周波数を作成する派生クロックについて紹介をしました。  今回は、 USRP のサンプリングクロックと信号処理 FPGAの FlexRIO の処理クロック(派生クロック) を同期させる...