• ホーム

ドルフィンシステム笹生ブログ

NI 5791 を複数使用して MIMO 化する際のPXI シャーシのトリガの扱いにご注意

2021-01-18T18:38:00+09:00 2021-01-18T09:38:43Z

FPGA LabVIEW MIMO PXIトリガ SDR

こんにちは、ドルフィンシステムの笹生です。 本日は、「NI 5791 を複数使用して MIMO 化する際のPXI シャーシのトリガの扱いにご注意」ということで、またしても PXI シャーシのトリガの扱いについてです。 またしてもというのは、実は似たような記事として以下の記事を書い...

USRP-RIO の FPGA に回路を追加したい -インターフェース・タイミングについて- (3)

2020-12-22T11:16:00+09:00 2020-12-22T02:16:00Z

FPGA LabVIEW USRP 効率化

こんにちはドルフィンシステムの笹生です。 さて 前回 の続きで今回は USRP の FPGA にバーストタイプの回路を追加したい場合の条件や設計のポイントについてみてみたいと思います。 バーストタイプの回路について イメージとしては以下のようなデータ入力が必要な回路です。 ここで...

USRP-RIO の FPGA に回路を追加したい -インターフェース・タイミングについて- (2)

2020-12-08T18:05:00+09:00 2020-12-08T09:05:08Z

FPGA LabVIEW SDR USRP 効率化

こんにちはドルフィンシステムの笹生です。 さて 前回 の続きで今回は USRP-RIO の FPGA に 完全にストリームタイプの回路 を追加したい場合の条件と追加処理についてみてみたいと思います。 完全にストリームタイプの回路について ここで完全ストリームタイプの回路というのは...

USRP-RIO の FPGA に回路を追加したい -インターフェース・タイミングについて- (1)

2020-11-25T16:52:00+09:00 2020-11-25T09:19:25Z

こんにちは、ドルフィンシステムの笹生です。 USRP-RIO シリーズ (NI USRP-294x, 295x 等) を使って信号処理をする場合、 USRPに搭載しているFPGA上にプログラムをして信号処理を する場合があります。 FPGAでリアルタイムの信号処理をする場合などで...

NI 5791 を複数使用して MIMO 化する際の LO の扱いにご注意

2020-11-09T20:22:00+09:00 2020-11-09T11:22:09Z

FPGA LabVIEW LO共有 MIMO SDR 効率化

こんにちは、ドルフィンシステムの笹生です。 今日は「NI 5791 を複数使用して MIMO 化する際の LO の扱いにご注意」という内容なのですが、私自身腑に落ちていないところもあるので、もし違うようでしたらご指摘いただければと思います。 NI 5791 とは? 過去のブログで...

USRPと信号処理 FPGA の処理クロックを同期させる

2020-10-19T17:40:00+09:00 2020-10-19T08:40:03Z

FPGA LabVIEW SDR USRP 効率化

こんにちは、ドルフィンシステムの笹生です。 前回 はLabVIEW FPGA で任意の処理クロック周波数を作成する派生クロックについて紹介をしました。  今回は、 USRP のサンプリングクロックと信号処理 FPGAの FlexRIO の処理クロック(派生クロック) を同期させる...

LabVIEW FPGA で任意の周波数クロックを作る!派生クロック生成の注意点

2020-09-28T19:05:00+09:00 2020-09-28T10:06:15Z

FPGA LabVIEW SDR

こんにちは、ドルフィンシステムの笹生です。  LabVIEW FPGA に限らず、FPGA を開発する際には使用するクロックを念頭に置く必要がありますよね。 基本的に FPGA 開発では実装する回路のスループットや、性能面を決めて、必要なクロック周波数を計算して使うことも多いと思...

前のページ »

自己紹介

ドルフィンシステム笹生
詳細プロフィールを表示

人気記事

  • USRP-RIO の CH間の位相同期について比較してみました
  • USRP-RIO 2020年のおすすめ構成!(と苦労話)
  • 実際の RF信号レベルと、デジタル IQ 信号のレベルの関係性-1
  • USRP の信号の回り込みについて
  • フェージングプロファイル関数の使い方 (1)
  • LabVIEW FPGA で任意の周波数クロックを作る!派生クロック生成の注意点
  • USRP-RIO での「ローカルリークの影響を軽減する」方法

ラベル

  • FAQ
  • FPGA
  • LabVIEW
  • LO共有
  • MATLAB
  • MIMO
  • PXIトリガ
  • Riviera
  • SDR
  • Simulink
  • USRP
  • フェージングシミュレータ
  • 効率化

アーカイブ

  • 1月 2021 (1)
  • 12月 2020 (2)
  • 11月 2020 (2)
  • 10月 2020 (1)
  • 9月 2020 (2)
  • 8月 2020 (3)
  • 7月 2020 (1)
  • 6月 2020 (3)
  • 5月 2020 (1)
  • 4月 2020 (2)
  • 3月 2020 (2)
  • 2月 2020 (1)
  • 1月 2020 (2)
  • 12月 2019 (1)
  • 11月 2019 (2)
  • 10月 2019 (2)
  • 9月 2019 (2)
  • 8月 2019 (2)
  • 7月 2019 (2)
  • 6月 2019 (2)
  • 5月 2019 (2)
  • 4月 2019 (1)
  • 1月 2019 (1)
  • 12月 2018 (1)
  • 11月 2018 (2)
  • 10月 2018 (1)
  • 9月 2018 (2)
  • 8月 2018 (1)
  • 7月 2018 (3)
  • 6月 2018 (2)
  • 5月 2018 (2)
  • 4月 2018 (2)
  • 3月 2018 (2)
  • 2月 2018 (1)
  • 1月 2018 (2)
  • 12月 2017 (2)
  • 11月 2017 (1)

ラベル

  • FAQ
  • FPGA
  • LabVIEW
  • LO共有
  • MATLAB
  • MIMO
  • PXIトリガ
  • Riviera
  • SDR
  • Simulink
  • USRP
  • フェージングシミュレータ
  • 効率化

注目の投稿

NI 5791 を複数使用して MIMO 化する際のPXI シャーシのトリガの扱いにご注意